skip to main
|
skip to sidebar
2008年11月17日 星期一
11/17日----加分題:(K'map)
以下是老師給的隨機輸出訊號,利用卡諾圖找到邏輯結構。
卡諾圖化簡後得到:
f = a'b'cd' + bc'd + abd + ac'
利用verilog使用structure model寫出程式(上圖程式碼)
產生之訊號輸出如圖
輸入訊號與a、b、c、d相關,d的訊號是10101010...,c的訊號是0011001100...,c = 2d,同理,a = 2b = 4c = 8d。
所以f = 1即訊號的up。
by Cheng Hung, Kuo (郭政弘) , 完成於11/17
沒有留言:
張貼留言
較新的文章
較舊的文章
首頁
訂閱:
張貼留言 (Atom)
somua
網誌存檔
▼
2008
(15)
►
12月
(5)
▼
11月
(6)
11/17日上課內容(2位元比較器_RTL_Model)(11/22日補做)
11/17日上課內容(2位元比較器_邏輯判斷_Model)(11/19日補做)
11/17日上課內容(2位元比較器_特殊_Model)(11/18日補做)
11/17日上課內容(2位元比較器_structure_Model)(11/18日補做)
11/17日----加分題:(K'map)
11/3日 期中考前自行練習
►
10月
(4)
關於我自己
Somua
檢視我的完整簡介
沒有留言:
張貼留言